Načelo delovanja in struktura digitalnega osciloskopa
Strojni del sistema digitalnega osciloskopa je visokohitrostno vezje za zajemanje podatkov. Lahko realizira dvokanalni vnos podatkov, frekvenca vzorčenja vsakega kanala pa lahko doseže 60 Mbit/s. Funkcionalno lahko sistem strojne opreme razdelimo na: sprednji ojačitveni signal (FET vhodni ojačevalnik) in modul za kondicioniranje (ojačevalnik s spremenljivim ojačenjem), modul za visokohitrostno analogno-digitalno pretvorbo (gonilnik ADC, ADC), logični nadzorni modul FPGA , porazdelitev ure, hitri primerjalni procesor, krmilni modul mikrokrmilnika (DSP), podatkovni komunikacijski modul, LCD zaslon, nadzor zaslona na dotik, upravljanje napajanja in baterije ter nadzor tipkovnice.
Ko vhodni signal pretvorita predojačevalnik in vezje z nastavljivim ojačanjem, postane vhodna napetost, ki ustreza zahtevam A/D pretvornika. Digitalni signal po A/D pretvorbi shrani FIFO v FPGA ali pomnilnik za pridobitev in nato preide skozi komunikacijski vmesnik. Prenese se v računalnik za nadaljnjo obdelavo podatkov ali pa zbrane signale neposredno krmili mikrokrmilnik za prikaz na LCD zaslonu.
Referenčne naprave so naslednje:
Med temi deli sta najpomembnejša programirljivo ojačevalno (dušilno) vezje in A/D pretvorniško vezje, ker sta ti dve vezji grlo digitalnega osciloskopa, programabilno ojačevalno (dušilno) vezje pa določa vhodno pasovno širino in navpično ločljivost osciloskopa. , vezje za pretvorbo A/D določa vodoravno ločljivost osciloskopa in ti dve ločljivosti neposredno določata delovanje osciloskopa. Ta dva dela vezja pretvarjata izmerjeni signal v podatkovni signal, ki ga zahteva naslednje vezje za obdelavo. Ta del vezja je lahko sestavljen iz visokozmogljivih integriranih vezij in majhnega števila perifernih naprav. Zasnova vezja je preprosta in tudi odpravljanje napak je zelo preprosto. Najtežji del celotnega osciloskopa bi moral biti programski, torej programski vidik. Programska oprema je odgovorna za vso obdelavo podatkov in nadzorne naloge digitalnega osciloskopa, vključno z nadzorom A/D vzorčenja, nadzorom hitrosti vodoravnega brskanja, nadzorom navpične občutljivosti, obdelavo zaslona, meritvijo od vrha do vrha, merjenjem frekvence in drugimi nalogami. Kot mikroprocesor lahko uporabite zelo pogost mikrokrmilnik na trgu in za njegovo izvedbo uporabite programiranje v jeziku C.
Programabilno ojačevalno (dušilno) vezje in napajalno vezje
Signal vnese običajna osciloskopska sonda X10X1 in vstopi v ojačevalno (dušilno) vezje. Funkcija programsko krmiljenega ojačevalnega (dušilnega) vezja je ojačati ali oslabiti vhodni signal, tako da je napetost izhodnega signala znotraj obsega zahtev za vhodno napetost A/D pretvornika, da se dosežejo najboljši učinki merjenja in opazovanja. Zato programsko krmiljeno ojačevalno vezje deluje znotraj podane pasovne širine. Dobiček znotraj mora biti raven. Ker je vezje osciloskopa sestavljeno iz dveh delov, digitalnega in analognega, sta v izogib medsebojnim motnjam napajanje digitalnega dela in napajanje analognega dela ločena. Na voljo je napajalnik ±5 V DC in izoliran s filtrom iz induktorjev in kondenzatorjev.
Flash pomnilnik in vezje ure
Ker je količina signalnih podatkov, ki jih zajame A/D pretvornik, velika, bliskovni pomnilnik v mikrokontrolerju ni dovolj, zato lahko vezje uporablja nekaj zunanjega pomnilnika.
Hkrati se uporablja tudi kot predpomnilnik za zapisovanje na LCD. Za pridobitev signala referenčne ure je mikrokrmilnik povezan tudi s kristalnim oscilatorjem za izračun dejanske frekvence signala zunanje valovne oblike.
Krmilna enota FPGA
Programabilna logična naprava FPGA je delno prilagojen ASIC, ki oblikovalcem vezij omogoča, da se programirajo za izvajanje funkcij, specifičnih za aplikacijo. Ta zasnova uporablja dve različni metodi shematskega vnosa in vnos jezika VHDL. Krmilna enota nosi večino krmilnih nalog in zagotavlja ustrezne krmilne signale za vsak funkcionalni modul za zagotavljanje pravilnosti celotnega sistema. Natančneje, izvaja naslednje funkcije: Frekvenčno delilno vezje in generiranje krmilnih signalov za A/D pretvornik. Ta sistem za zajemanje podatkov ima razmeroma široko merilno območje. Frekvenčno delilno vezje je zasnovano znotraj FPGA za doseganje različnih frekvenc. Izberite različne frekvence vzorčenja za izmerjeni signal, da zagotovite natančnejše zbiranje podatkov. Notranji strukturni diagram frekvenčne delilne enote je izveden z uporabo metode grafičnega vnosa, kot je prikazano na sliki 4. Na sliki 4, ko je vhod T flip-flopa 1, bo izhod poskočil, ko bo vsak rob ure dosegel frekvenco delitev. Hkrati lahko vidimo, da je vhod T flip-flopa sestavljen iz nekaterih logičnih kombinacij, kar sestavlja zaprto uro. Pri zaprtih urah natančno analizirajte funkcijo ure, da se izognete učinkom napak. Ko zaprta ura izpolnjuje naslednja dva pogoja, lahko zagotovi, da urni signal nima nevarnih napak, in lahko deluje tako zanesljivo kot globalna ura.
Za A/D pretvornik v tej zasnovi sta samo dva krmilna signala: urni vhodni signal CLK in omogočitveni izhodni signal OE. Signal CLK neposredno vnaša signal 60M prek aktivnega kristalnega oscilatorja, medtem ko je signal OE pridobljen z invertiranjem signala ure z enako frekvenco in fazo kot CLK znotraj FPGA, kar lahko ustreza časovnemu razmerju pretvorbe A/D pretvornik.
Hitra A/D pretvorba; vezje
Najpomembnejše vezje v digitalnem osciloskopu je vezje A/D pretvorbe. Njegova funkcija je vzorčenje in pretvorba izmerjenega signala v digitalni signal ter shranjevanje v pomnilnik. Ni pretirano reči, da je to grlo digitalnega osciloskopa, saj neposredno določa najvišjo frekvenco, ki jo digitalni osciloskop lahko meri. Po Nyquistovem izreku mora biti frekvenca vzorčenja vsaj dvakrat večja od najvišje frekvence izmerjenega signala za reprodukcijo izmerjenega signala. V digitalnem osciloskopu mora biti frekvenca vzorčenja vsaj 5- do 8-kratna frekvenca signala, ki se meri, sicer valovne oblike signala sploh ni mogoče opazovati.
